Panel的几个概念

发表于 分类于

Panel的几个概念。

名词解析

  • FRC(free run)

    • 特性：Display输出frame rate不需跟input video frame rate同步。
    • 应用：Input video frame rate太低或太高，panel无法支援frame rate，panel在某些应用下需强制输出固定frame rate给TCON。

  • Frame Sync
    什么是Frame Sync？
    狭义的说：让Output V sync freq与Input V sync freq相同。
    例如：Input V Freq 60Hz，Output V Freq也等于60Hz。
    广义的说：让Output V sync freq与Input V sync freq保持一定比例关系。
    例如：Input V Freq 60Hz，Output V Freq等于120Hz。

为保证输入和输出的场频相同就要满足DCLK/(Htotal×Vtotal) = 采样时钟频率/(输入Htotal×输入Vtotal)，为满足这一公式，DCLK、Htotal、Vtotal会在屏可接收的范围内进行调整。不同的芯片会采用不同的LOCK方法，因此计算方法会不同，只有去看程序才能明白是怎么计算的。

- 特性：output frame rate刚好是input frame rate的1倍或2倍。例如：Input V Freq 60Hz,Output V Freq也等于60Hz；Input V Freq 60Hz，Output V Freq等于120Hz。  
- 应用：确保输出画面跟输入信号一样流畅。  
- 控制：确保display不会有掉frame或是出现不规律的frame repeat现象。

  • Frame PLL Mode

    • 运作方式：固定住Output H total and V total, 然后IC会自动调整(微调)Output clock來使得Output V Freq接近Input V Freq。
    • 优点：固定Vtt、Htt，不会有short frame/line的问题；可以做FRC。
    • 缺点：需要较长的时间来完成frame sync；会受到clock范围的限制。

  • Frame Lock

    • frame lock是固定Dclk，当input reference信号来时，将Output 的timing generator reset掉，借由这个动作到达input和output一张frame的时间一样长。
    • 优点：frame sync速度快，一张frame就sync住。
    • 缺点：因为是用input的reference信号（可预期不可control）来clear timing generator，在reset时有可能不是一张完整的frame或者line，会有short frame和short line的情况，因此：
      1，有些panel没办法接收这种timing，画面会闪；
      2，当reset点不是在Blanking区间，换timing， OSD会破掉；
      3，因为是每一张frame都reset，所以没办法做FRC。

FrameLock(FrameSync)

Frame Sync

目前常用的Frame Sync有以下两种方式：Frame PLL Mode、Frame Lock。

RDA Frame Sync 方法

rda calc frame sync.jpg

问题

同一版软件在V320BJ6_Q01这款屏上测试正常，在V320BJ8_Q01这款屏上测试任意信号都有随机抖动的问题。两款屏的Timing Spec一样。调试思路是调整输出Clock值。尝试微调Vtotal无法改善，放弃，然后尝试关展频，测试5台机器2小时再也没有抖动的问题，但是另外一个抖动频率较高的机器仍发现有抖动情况，读寄存器发现在60Hz信号下吃的却是50Hz的Vtotal，于是修改屏参强制60Hz输出，测试未见异常。由于客户不做EMI，所以此题改法是关闭展频，至于60Hz信号为什么会吃50Hz值，暂时没有结论。

参考

  1. FPLL实际应用介绍
  2. 用于降低EMI的时钟展频技术
  3. ON Semiconductor
  4. Cypress Semiconductor
  5. 分辨率的Clock和屏的Clock

色彩分辨率

色彩分辨装是指显示屏能显示的颜色深度，一般以位数来描述，如：10Bit、8Bit、6Bit。而规格书有时也会以可显示的颜色数量来描述，如16.7M。颜色数量和位数的关系是：颜色数量=2bits*2bits*2bits。以8Bit的显示屏为例，可显示的颜色数量为Display Colors=28*28*28=16777216(16.7M)。颜色位数的设定会影响显示屏对画面细节部分的显示.设定不当时会出现画面细节模糊或屏幕亮度变低。

LVDS数据格式

两种LVDS数据格式：JEIDA和VESA。具体使用哪种格式是由屏的SELLVDS这个脚决定的。
SELLVDS.jpg

Timing参数

需要关注的参数：DCLK、行场Total、行场Blank，电视机工作时，DCLK是根据信号的频率而变化的，DCLK = HTotal x VTotal x 信号频率。
有的Panel会详细细分60Hz和50Hz，一般Dclk = HTotal*VTotal*60，所以当只给出了60Hz的VTotal时，可以算出50Hz的VTotal=1.2*60Hz的VTotal。
Timing.jpg
Timing组成.jpg
Total = Display + Blank;
Blank = Sync + 后肩 + 前肩;
aframe.jpg
LCD时序中设计到的VSPW/VBPD/VFPD/HSPW/HBPD/HFPD总结【转】

时序

时序需要参考屏规格书具体调整。一般来说：
开机顺序：先开Panel，再开LVDS，最后开Backlight；
关机顺序：先关Backlight，再关LVDS，最后关Panel。

LVDS驱动电流

因LVDS接口实际是差分信号接口,调整差分信号的电流会影响LVDS信号输出的幅度。不同的屏因为匹配阻抗略有差异，同样的驱动电流，LVDS输出的幅度也不一样。当LVDS的输出幅度过大或过小时，画面会出现黑屏等现象。
LVDS Interface.jpg
LVDS Input Characteristics.jpg
LVDS协议及原理分析

眼图

眼图：一系列数字信号叠加在一起而形成的，因为数字信号有高低电平的变化。

眼高越高，这个信号越好，两条红色横线是VIH与VIL。左边、右边箭头是信号01转换的时刻，这两个箭头越宽，说明越接近原信号的建立时间，保持时间。这两个箭头越小，说明信号不完整，产生反射、干扰等。
数字信号在采样前后，需要一定的建立时间和保持时间，数字信号在这一段时间内应保持稳定，才能保证正确采样。而对于电平的判决，需要高电平的电压值高于输入高电平VIH，低电平的电压值低于输入低电平VIL。

眼宽：当信号很多叠加在一起时，这个眼宽就很好地反映了这个信号的稳定时间。

常见问题及解法思路

画面闪线或抖动

屏画面闪亮线一般会出现在电视开机过程中或TV 转台瞬间，原因有多种，最常见的是DCLK设定超出屏可支持的范围。另外一个原因是DCLK 锁定的速度太快，以致屏接受不了这种改变而出现亮线。

画面水印严重

画面水印多数是因为屏对图像数据颜色深度处理不足，以致非常相近颜色都被认是同一种颜色，在画面上出现色块，在过渡色画面较容易出现。对于水印的处理，除了屏供应商修改T-con软件外，机芯软件一般可通过调整Gamma曲线的顶端来降低水印。具体的做法是把Gamma的最大值减少。除了屏本身的原因外，软件PQ的设定有时也会产生水印，例如调整画质时把个别颜色的增益设定过大，再经过白平衡调整，处理后的颜色已提前进入饱和，从而出现水印。

移动画面及水平移动字幕出现停顿

移动画面不流畅在排除了画面本身的问题外，DCLK与信号未实现同步是主要原因。如V-Total、H-Total参数设定不正确，使得DCLK超出了同步范围。

屏工作一段时间后出现黑屏

一种情况表现为电视有声音无图像，背光也不亮。问题的原因之一是背光PWM占空比最小值设定过小，从而使背光模块进入保护状态。还有一个原因就是前面提到个别屏的Dimming信号在屏背光启动时需要保持100%占空比一段时间来激发背光灯管，如果背光启动时，Dimming信号的占空比是用户设定值，而且占空比较小，背光灯管就有可能不能正常启动。另一种情况是有声音无图像但背光是亮的。这种情况的原因之一是展频设置不当，个别屏的展频幅度超过2%时就会出现黑屏现象，所以软件设置的展频幅度一般在1.4%~2%之间。

背光不受控

该问题的表现为调整背光时屏幕亮度变化很少或不变化，排除硬件原因，最可能的原因是PWM频率设置不正确。如，屏的PWM频率范围是140~160Hz，如果设定的PWM频率在这个范围外，那就有可能出现这样的问题。

屏幕有滚动细横纹

这种现象在纯颜色的画面下较容易观察到。而引起该问题的原因多数是展频的频率设置不正确，可以调整展频的频率看现象是否有改善。如果调整展频的频率没有改善，可以关掉展频功能来进一步确认。

画面闪彩点

该问题表现为图像及UI都会闪点，引起该问题的原因多数是LVDS信号的眼图不良。